Original document

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

Patent number:

JP2003086760

Also published as:

Publication date:

2003-03-20

JP2003086760 (A)

Inventor:

SAKAMOTO MASATAKA; NIITSU OSAMU

Applicant:

HITACHI LTD:; EASTERN JAPAN SEMICONDUCTOR

TECHNOLOGIES INC

Classification:

- international:

H01L25/065; H01L23/12; H01L25/07; H01L25/18

- european:

Application number: JP20010275932 20010912

Priority number(s):

View INPADOC patent family

Abstract of JP2003086760

PROBLEM TO BE SOLVED: To provide a semiconductor device together with a manufacturing method therefor in which devices such as a memory and a logic are miniaturized.

×

SOLUTION: A CSP comprises a package 1 which uses a flexible wiring board and a package 2 of Fan-in type, with the package 2 mounted on the package 1. The package 1 comprises two chips 12 and 13 where an electrode 11 is arranged on a surface, a flexible wiring board 16 where these chips 12 and 13 are mounted and a plurality of leads 14 and lands 15 are formed, a sealing material 17 which seals the connection between the chips 12 and 13 and the flexible wiring board 16, a ball-like external terminal 18 mounted on the land part 15 corresponding to one chip 12 of the flexible wiring board 16, and an adhesive 19 to glue the rear surfaces of the chips 12 and 13 together while the flexible wiring board 16 is bent, etc.

Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-86760 (P2003-86760A)

(43)公開日 平成15年3月20日(2003.3.20)


(51) Int.Cl.7		識別記号	BM記号 FI		テーマコード(参考)		
H01L	25/065		H01L 2	3/12	501F		
23/12		5 0 1	25	5/08	:	Z	
	25/07 25/18						
	25/10						
			審査請求	未請求	請求項の数5	OL (全 12	(頁)
(21)出願番号		特願2001-275932(P2001-275932)	(71)出願人	000005108			
				株式会社	吐日立製作所		
(22)出願日		平成13年9月12日(2001.9.12)	İ	東京都	千代田区神田駿	可台四丁目6番	地
			(71)出顧人			•	
				株式会社 ーズ	生東日本セミコ!	ンダクタテクノ	ロジ
				東京都	青梅市藤橋三丁	3番地2	
			(72)発明者	坂本	昌隆		
				東京都	小平市上水本町:	五丁目20番1号	株
				式会社	日立製作所半導	本グループ内	
			(74)代理人	1000800	001		
				弁理士	筒井 大和		
						最終頁	こ続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 メモリやロジックなどのデバイスの小型化を 実現することができる半導体装置、およびその製造方法 を提供する。

【解決手段】 フレキシブル配線基板を用いたバッケージ1と、Fan-inタイプのパッケージ2からなり、パッケージ2がパッケージ1に実装されて構成されるCSPであって、パッケージ1は、表面上に電極11が配置された2つのチップ12,13と、これらのチップ12,13が実装され、複数のリード部14およびランド部15が形成されたフレキシブル配線基板16と、各チップ12,13とフレキシブル配線基板16との接続部分を封止する封止材17と、フレキシブル配線基板16の一方のチップ12に対応するランド部15に搭載されるボール状の外部端子18と、フレキシブル配線基板16の折り曲げ状態において、チップ12,13の裏面同十を接着する接着剤19などから構成されている。



【特許請求の範囲】

【請求項1】 所定の回路が形成され、表面上に電極が 配置された第1チップおよび第2チップと、

前記第1チップおよび第2チップが実装され、各チップ の各電極に接続される複数のリード部、および各リード 部に配線パターンを介して接続される複数のランド部が 形成されたフレキシブル配線基板と、

前記第1チップおよび第2チップの電極と前記フレキシ ブル配線基板のリード部との接続部分を封止する封止材

前記フレキシブル配線基板の前記第1チップに対応する ランド部に搭載されるボール状の外部端子と、

前記フレキシブル配線基板の折り曲げ状態において、前 記第1チップの裏面と前記第2チップの裏面とを接着す る接着剤と、を有することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、 所定の回路が形成され、表面上に電極が配置された第3 チップと、

前記第3チップが実装され、とのチップの各電極に接続 される複数のリード部、および各リード部に配線パター ンを介して接続される複数のランド部が形成された配線 基板と.

前記第3チップの電極と前記配線基板のリード部との接 続部分を封止する封止材と、

前記配線基板のランド部に搭載されるボール状の外部端 子と、からなるパッケージを有し、

前記パッケージが前記第1チップおよび第2チップが実 装された前記フレキシブル配線基板に実装され、前記パ ッケージの外部端子が前記フレキシブル配線基板の前記 第2チップに対応するランド部に接続されていることを 30 前記第3チップを前記配線基板に実装し、前記第3チッ 特徴とする半導体装置。

【請求項3】 所定の回路が形成され、表面上に電極が 配置された第1チップ、前記第1チップが実装され、と のチップの各電極に接続される複数のリード部、および 各リード部に配線パターンを介して接続される複数のラ ンド部が形成されたフレキシブル配線基板、前記第1チ ップの電極と前記フレキシブル配線基板のリード部との 接続部分、および前記フレキシブル配線基板の未接続の リード部の部分を封止する封止材、前記フレキシブル配 線基板の前記第1チップに対応するランド部に搭載され 40 るボール状の外部端子、前記フレキシブル配線基板の折 り曲げ状態において、前記第1チップの裏面と前記未接 続のリード部の封止部分の裏面とを接着する接着剤から なる第1パッケージと、

所定の回路が形成され、表面上に電極が配置された第3 チップ、前記第3チップが実装され、このチップの各電 極に接続される複数のリード部、および各リード部に配 線パターンを介して接続される複数のランド部が形成さ れた配線基板、前記第3チップの電極と前記配線基板の リード部との接続部分を封止する封止材、前記配線基板 50 ターンを介して接続される複数のランド部が形成された

のランド部に搭載されるボール状の外部端子からなる第 2パッケージと、を有し、

前記第2パッケージが前記第1パッケージの前記フレキ シブル配線基板に実装され、前記第2パッケージの外部 端子が前記フレキシブル配線基板の前記未接続のリード 部に対応するランド部に接続されていることを特徴とす る半導体装置。

【請求項4】 所定の回路が形成され、表面上に電極が 配置された第1チップおよび第2チップ、前記第1チッ プおよび第2チップの各電極に接続される複数のリード 部、および各リード部に配線パターンを介して接続され る複数のランド部が形成されたフレキシブル配線基板、 所定の回路が形成され、表面上に電極が配置された第3 チップ、前記第3チップの各電極に接続される複数のリ ード部、および各リード部に配線パターンを介して接続 される複数のランド部が形成された配線基板を用意する 工程と、

前記第1チップおよび第2チップを前記フレキシブル配 線基板に実装し、前記第1チップおよび第2チップの各 20 電極を前記フレキシブル配線基板のリード部に接続する 工程と、

前記第1チップおよび第2チップの電極と前記フレキシ ブル配線基板のリード部との接続部分を封止材により封 止する工程と、

前記フレキシブル配線基板の前記第1チップに対応する ランド部にボール状の外部端子を搭載する工程と、

前記フレキシブル配線基板を折り曲げ、この折り曲げ状 態において、前記第1チップの裏面と前記第2チップの 裏面とを接着剤により接着する工程と、

プの各電極を前記配線基板のリード部に接続する工程

前記第3チップの電極と前記配線基板のリード部との接 続部分を封止材により封止する工程と、

前記配線基板のランド部にボール状の外部端子を搭載す る工程と、

前記第3チップが実装された前記配線基板を前記第1チ ップおよび第2チップが実装された前記フレキシブル配 線基板に実装し、前記配線基板の外部端子を前記フレキ シブル配線基板の前記第2チップに対応するランド部に 接続する工程と、を有することを特徴とする半導体装置 の製造方法。

【請求項5】 所定の回路が形成され、表面上に電極が 配置された第1チップ、前記第1チップの各電極に接続 される複数のリード部、および各リード部に配線パター ンを介して接続される複数のランド部が形成されたフレ キシブル配線基板、所定の回路が形成され、表面上に電 極が配置された第3チップ、前記第3チップの各電極に 接続される複数のリード部、および各リード部に配線バ

配線基板を用意する工程と、

前記第1チップを前記フレキシブル配線基板に実装し、 前記第1チップの各電極を前記フレキシブル配線基板の リード部に接続する工程と、

前記第1チップの電極と前記フレキシブル配線基板のリ ード部との接続部分、および前記フレキシブル配線基板 の未接続のリード部の部分を封止材により封止する工程

前記フレキシブル配線基板の前記第1チップに対応する ランド部にボール状の外部端子を搭載する工程と、 前記フレキシブル配線基板を折り曲げ、この折り曲げ状 態において、前記第1チップの裏面と前記未接続のリー ド部の封止部分の裏面とを接着剤により接着する工程

前記第3チップを前記配線基板に実装し、前記第3チッ プの各電極を前記配線基板のリード部に接続する工程 占.

前記第3チップの電極と前記配線基板のリード部との接 続部分を封止材により封止する工程と、

前記配線基板のランド部にボール状の外部端子を搭載す 20

前記第3チップが実装された前記配線基板を前記第1チ ップが実装された前記フレキシブル配線基板に実装し、 前記配線基板の外部端子を前記フレキシブル配線基板の 前記未接続のリード部に対応するランド部に接続する工 程と、を有することを特徴とする半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および 30 その製造技術に関し、特にメモリやロジックなどのデバ イスの小型化に好適な半導体装置に適用して有効な技術 に関する。

[0002]

【従来の技術】本発明者が検討した技術として、メモリ やロジックなどのデバイスに関しては、以下のような技 術が考えられる。たとえば、ノートPC、パームトップ PCなどのコンピュータ関連機器は、小型・薄型化して きている。これに伴い、メモリなどのICパッケージも 形状はSOJ→TSOP→TCP→CSPへと移行して きている。

【0003】CSPは、チップサイズと同等あるいはわ ずかに大きいパッケージタイプとして、様々な構造を有 し、既存パッケージの派生品として採用されてきてい る。たとえば、BGAタイプ、LGAタイプなどがあ る。

【0004】なお、このようなCSPに関する技術とし ては、たとえば2000年7月28日、株式会社工業調 査会発行、社団法人エレクトロニクス実装学会編の「エ 50 ップ、このチップが実装され、チップの各電極に接続さ

レクトロニクス実装大事典」(P536~P540な ど) に記載される技術などが挙げられる。

[0005]

【発明が解決しようとする課題】ところで、前記のよう なCSPの技術について、本発明者が検討した結果、以 下のようなことが明らかとなった。たとえば、メモリの ような高密度・大容量化を必要とするものでは、現状の Fan-inタイプ、Fan-outタイプ、Fanin/outタイプなどのパッケージ構造では限界にき 10 ており、現状のICバッケージ技術では大幅な小型化は 望めないものと考えられる。

【0006】そこで、本発明の目的は、前記のようなパ ッケージ構造とフレキシブル配線基板を用いた新たなバ ッケージ構造とを組み合わせ、メモリやロジックなどの デバイスの小型化を実現することができる半導体装置、 およびその製造方法を提供するものである。

【0007】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0008]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0009】すなわち、本発明による半導体装置は、所 定の回路が形成され、表面上に電極が配置された第1 お よび第2チップと、これらのチップが実装され、各チッ ブの各電極に接続される複数のリード部、および各リー ド部に配線パターンを介して接続される複数のランド部 が形成されたフレキシブル配線基板と、各チップの電極 とフレキシブル配線基板のリード部との接続部分を封止 する封止材と、フレキシブル配線基板の第1チップに対 応するランド部に搭載されるボール状の外部端子と、フ レキシブル配線基板の折り曲げ状態において、第1と第 2 チップの裏面同士を接着する接着剤とを有するもので ある。

【0010】さらに、前記半導体装置において、所定の 回路が形成され、表面上に電極が配置された第3チップ と、このチップが実装され、チップの各電極に接続され る複数のリード部、および各リード部に配線パターンを 小型・薄型化が進んできており、たとえばパッケージの 40 介して接続される複数のランド部が形成された配線基板 と、第3チップの電極と配線基板のリード部との接続部 分を封止する封止材と、配線基板のランド部に搭載され るボール状の外部端子とからなるパッケージを有し、こ のパッケージが第1および第2チップが実装されたフレ キシブル配線基板に実装され、パッケージの外部端子が フレキシブル配線基板の第2チップに対応するランド部 に接続されて構成されるものである。

> 【0011】また、本発明による他の半導体装置は、所 定の回路が形成され、表面上に電極が配置された第1チ

れる複数のリード部、および各リード部に配線パターン を介して接続される複数のランド部が形成されたフレキ シブル配線基板、第1チップの電極とフレキシブル配線 基板のリード部との接続部分、およびフレキシブル配線 基板の未接続のリード部の部分を封止する封止材、フレ キシブル配線基板の第1チップに対応するランド部に搭 載されるボール状の外部端子、フレキシブル配線基板の 折り曲げ状態において、第1チップの裏面と未接続のリ ード部の封止部分の裏面とを接着する接着剤からなる第 1パッケージと、前記半導体装置と同様の第3チップ、 配線基板、封止材、外部端子からなる第2パッケージと を有し、第2パッケージが第1パッケージのフレキシブ ル配線基板に実装され、第2パッケージの外部端子がフ レキシブル配線基板の未接続のリード部に対応するラン ド部に接続されて構成されるものである。

【0012】また、本発明による半導体装置の製造方法 は、所定の回路が形成され、表面上に電極が配置された 第1および第2チップ、これらのチップの各電極に接続 される複数のリード部、および各リード部に配線パター ンを介して接続される複数のランド部が形成されたフレ キシブル配線基板、所定の回路が形成され、表面上に電 極が配置された第3チップ、このチップの各電極に接続 される複数のリード部、および各リード部に配線パター ンを介して接続される複数のランド部が形成された配線 基板を用意し、第1および第2チップをフレキシブル配 線基板に実装し、とれらのチップの各電極をフレキシブ ル配線基板のリード部に接続し、第1および第2チップ の電極とフレキシブル配線基板のリード部との接続部分 を封止材により封止し、フレキシブル配線基板の第1チ ップに対応するランド部にボール状の外部端子を搭載 し、フレキシブル配線基板を折り曲げ、この折り曲げ状 態において、第1と第2チップの裏面同士を接着剤によ り接着し、第3チップを配線基板に実装し、このチップ の各電極を配線基板のリード部に接続し、第3チップの 電極と配線基板のリード部との接続部分を封止材により 封止し、配線基板のランド部にボール状の外部端子を搭 載し、第3チップが実装された配線基板を第1および第 2チップが実装されたフレキシブル配線基板に実装し、 配線基板の外部端子をフレキシブル配線基板の第2チッ である。

【0013】また、本発明による他の半導体装置の製造 方法は、所定の回路が形成され、表面上に電極が配置さ れた第1チップ、とのチップの各電極に接続される複数 のリード部、および各リード部に配線パターンを介して 接続される複数のランド部が形成されたフレキシブル配 線基板、所定の回路が形成され、表面上に電極が配置さ れた第3チップ、このチップの各電極に接続される複数 のリード部、および各リード部に配線パターンを介して

し、第1チップをフレキシブル配線基板に実装し、この チップの各電極をフレキシブル配線基板のリード部に接 続し、第1チップの電極とフレキシブル配線基板のリー ド部との接続部分、およびフレキシブル配線基板の未接 続のリード部の部分を封止材により封止し、フレキシブ ル配線基板の第1チップに対応するランド部にボール状 の外部端子を搭載し、フレキシブル配線基板を折り曲 げ、この折り曲げ状態において、第1チップの裏面と未 接続のリード部の封止部分の裏面とを接着剤により接着 し、第3チップを配線基板に実装し、このチップの各電 極を配線基板のリード部に接続し、第3チップの電極と 配線基板のリード部との接続部分を封止材により封止 し、配線基板のランド部にボール状の外部端子を搭載 し、第3チップが実装された配線基板を第1チップが実 装されたフレキシブル配線基板に実装し、配線基板の外 部端子をフレキシブル配線基板の未接続のリード部に対 応するランド部に接続する、各工程を有するものであ

[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一部材には同一の符号を付 し、その繰り返しの説明は省略する。

【0015】(実施の形態1)まず、図1および図2に より、本発明の実施の形態1の半導体装置の構成の一例 を説明する。図1は本実施の形態の半導体装置を示す断 面図、図2(a)は平面図、図2(b)は底面図であ

【0016】本実施の形態の半導体装置は、たとえば2 つのパッケージ構造を組み合わせたCSPとされ、フレ キシブル配線基板を用いたパッケージ1と、Fan-i nタイプのバッケージ2からなり、バッケージ2がバッ ケージ1に実装されて構成されている。

【0017】パッケージ1は、所定の回路が形成され、 表面上に電極11が配置された2つのチップ12,13 と、これらのチップ12、13が実装され、複数のリー ド部14、および各リード部14に配線パターンを介し て接続される複数のランド部15が形成されたフレキシ ブル配線基板16と、各チップ12, 13の電極11と プに対応するランド部に接続する、各工程を有するもの 40 フレキシブル配線基板16のリード部14との接続部分 を封止する封止材17と、フレキシブル配線基板16の 一方のチップ12に対応するランド部15に搭載される ボール状の外部端子18と、チップ12, 13の裏面同 士を接着する接着剤19などから構成されている。

【0018】パッケージ2は、所定の回路が形成され、 表面上に電極21が配置されたチップ22と、このチッ ブ22が実装され、複数のリード部23、および各リー ド部23に配線パターンを介して接続される複数のラン ド部24が形成された配線基板25と、チップ22の電 接続される複数のランド部が形成された配線基板を用意 50 極21と配線基板25のリード部23との接続部分を封

止する封止材26と、配線基板25のランド部24に搭 載されるボール状の外部端子27などから構成されてい る。このパッケージ2は、いわゆる既存のFan-in タイプのCSPである。

【0019】各チップ12、13、22は、たとえばメ モリ、ロジックなどの所定の集積回路が内部に形成さ れ、また表面上に複数の電極11,21が配置され、内 部に形成された集積回路の各端子から表面上の電極1 1,21まで電気的に接続されている。この各チップ1 2, 13, 22は、たとえば中心線上に電極11, 21 10 が1列で配置されたセンタバッド構造となっている。 【0020】フレキシブル配線基板16は、たとえばポ リイミドなどのテープ基材に銅箔などの配線層が挟まれ て形成され、自在に折り曲げ可能な構造となっている。 配線層には、テーブ基材の開口部から露出され、各チッ プ12, 13の各電極11に接続される複数のリード部 14と、各リード部14に配線パターンを介して接続さ れた複数のランド部15が形成されている。このフレキ シブル配線基板16の表面の各チップ12,13の実装 領域には、エラストマ20が貼り付けられている。

【0021】配線基板25は、たとえばフレキシブル配 線基板16と同様に、ポリイミドなどのテープ基材に銅 箔などの配線層が挟まれて形成されている。配線層に は、テープ基材の開口部から露出され、チップ22の各 電極21に接続される複数のリード部23と、各リード 部23に配線パターンを介して接続された複数のランド 部24が形成されている。この配線基板25の表面のチ ップ22の実装領域には、エラストマ28が貼り付けら れている。

【0022】各封止材17,26は、たとえばエポキシ 30 【0032】(5)封止工程(ステップS5) 系などの絶縁性樹脂材料からなり、この封止材17,2 6により各チップ12, 13, 22の各電極11, 21 とフレキシブル配線基板16、配線基板25の各リード 部14,23との接続部分が封止される。

【0023】各外部端子18、27は、たとえばすずー 鉛系や、鉛を含まない半田ボールからなり、フレキシブ ル配線基板16のチップ12に対応するランド部15、 配線基板25のランド部24に搭載される。

【0024】接着剤19は、たとえばエポキシ系などの 接着性樹脂材料からなり、フレキシブル配線基板16の 40 面構造となる。 折り曲げ状態において、チップ12の裏面とチップ13 の裏面とが接着される。

【0025】以上のように構成されるパッケージ1,2 において、チップ22が配線基板25に実装されたパッ ケージ2が、チップ12、13がフレキシブル配線基板 16に実装されたパッケージ1に重ねて実装され、パッ ケージ2の外部端子27がフレキシブル配線基板16の チップ13に対応するランド部15に接続され、パッケ ージ1の外部端子18が実際に外部に接続するための端 子となり、外部端子18から全てのチップ12,13,

22に電気的に接続されている。図2(b)の例では、 24個の外部端子18がアレイ状に配列されている。 【0026】次に、図3~図7により、本実施の形態の 半導体装置の製造方法の一例を説明する。

【0027】始めに、図3および図4により、図5を参 照しながら、フレキシブル配線基板を用いたバッケージ の製造方法を説明する。図3および図4はフレキシブル 配線基板を用いたバッケージの製造方法を示すフロー図 であり、右側の図は製造方法の各組立工程に対応する半 導体装置の断面図を示す。図5はフレキシブル配線基板 を用いたパッケージのボール搭載工程後を示す平面図で ある。

【0028】(1)用意工程(ステップS1) この工程においては、パッケージ1を構成するチップ1 2、13、フレキシブル配線基板16、封止材17、外 部端子18となる半田ボール、接着剤19、エラストマ 20などを用意する。

【0029】(2)エラストマ貼付工程(ステップS 2)

20 との工程においては、フレキシブル配線基板16の表面 の各チップ12.13の実装領域にエラストマ20を貼 り付ける。

【0030】(3)チップ実装工程(ステップS3) との工程においては、チップ12,13をフレキシブル 配線基板 16の各実装領域にそれぞれ実装する。

【0031】(4)リードボンディング工程(ステップ S4)

この工程では、チップ12、13の各電極11をフレキ シブル配線基板 16の各リード部 14 に接続する。

この工程においては、チップ12, 13の各電極11と フレキシブル配線基板16の各リード部14との接続部 分、すなわちエラストマ20の開口部を封止材17によ り封止する。

【0033】(6)ボール搭載工程(ステップS6) との工程においては、フレキシブル配線基板 16のチッ プ12に対応するランド部15に半田ボールを搭載して ボール状の外部端子18とする。このボール搭載工程が 終了したパッケージ1は、たとえば図5に示すような平

【0034】(7)チップ接着工程(ステップS7) との工程においては、フレキシブル配線基板 16を折り 曲げ、この折り曲げ状態において、チップ12の裏面と チップ13の裏面とを接着剤19により接着する。これ により、チップ12、13がフレキシブル配線基板16 に実装されたパッケージ1が完成する。

【0035】続いて、図6により、Fan-inタイプ のパッケージの製造方法を説明する。図6はFan-i nタイプのパッケージの製造方法を示すフロー図であ

50 り、右側の図は製造方法の各組立工程に対応する半導体

装置の断面図を示す。

【0036】(1)用意工程(ステップS11) この工程においては、バッケージ2を構成するチップ2 2、配線基板25、封止材26、外部端子27となる半 田ボール、エラストマ28などを用意する。

【0037】(2)エラストマ貼付工程(ステップS1 2)

との工程においては、配線基板25の表面のチップ22 の実装領域にエラストマ28を貼り付ける。

【0038】(3)チップ実装工程(ステップS13) この工程においては、チップ22を配線基板25に実装 する。

【〇〇39】(4)リードボンディング工程(ステップ S14)

との工程では、チップ22の各電極21を配線基板の各 リード部23に接続する。

【0040】(5)封止工程(ステップS15) この工程においては、チップ22の各電極21と配線基 板25の各リード部23との接続部分、すなわちエラス

トマ28の開口部を封止材26により封止する。

【0041】(6)ボール搭載工程(ステップS16) この工程においては、配線基板25のランド部24に半 田ボールを搭載してボール状の外部端子27とする。 と れにより、チップ22が配線基板25に実装されたパッ ケージ2が完成する。

【0042】続いて、図7により、フレキシブル配線基 板を用いたパッケージと、Fan-inタイプのパッケ ージの積層方法を説明する。図7はフレキシブル配線基 板を用いたパッケージと、Fan-inタイプのパッケ ージの積層方法を示す断面図である。

【0043】との積層工程においては、完成したパッケ ージ2をパッケージ1に重ねて実装し、配線基板25の 外部端子27をフレキシブル配線基板16のチップ13 に対応するランド部15に接続する。これにより、前記 図1、図2に示すような、外部端子18から全てのチッ ブ12,13,22に電気的に接続された半導体装置が 完成する。との完成した半導体装置は、たとえばPC、 WS、サーバ、他のマザーボード、メモリモジュールな どに適用することができる。

ば、自在に折り曲げ可能な構造のフレキシブル配線基板 16を用いてバッケージ1を構成し、さらにとのバッケ ージ1と、Fan-inタイプのパッケージ2とを組み 合わせることにより、メモリやロジックなどのデバイス の小型化を実現するととができ、さらに髙機能化、大容 量化などの機能向上に対しても小型に抑えることができ

【0045】また、メモリモジュールなどに適用した場 合には、実装基板に実装する際の実装面積が小さくな り、さらに外部端子が少なくなるので実装基板の回路が 50 ブル配線基板を用いたパッケージのボール搭載工程後を

単純になる。

【0046】さらに、各パッケージ1,2を構成するフ レキシブル配線基板16、配線基板25として既存の同 じ構造の基板を用い、他の構成部品についても同じもの を用いることができるので、既存の部品を流用して製造 することができる。さらに、製造設備なども既存の設備 を活用することができる。

【0047】また、本実施の形態の半導体装置として、 たとえばチップ12,13,22がメモリ同士であれ ば、メモリの容量アップを図ることができ、またメモリ とマイコンであれば機能付きメモリを構成することがで きる。

【0048】(実施の形態2)まず、図8により、本発 明の実施の形態2の半導体装置の構成の一例を説明す る。図8は本実施の形態の半導体装置を示す断面図であ

【0049】本実施の形態の半導体装置は、前記実施の 形態1と同様に、たとえば2つのパッケージ構造を組み 合わせたCSPとされ、前記実施の形態1との相違点 は、フレキシブル配線基板を用いたパッケージ構造とし て、1つのチップのみを実装した構成に変更した点であ る。

【0050】すなわち、本実施の形態の半導体装置にお いては、たとえば図8に示すように、前記実施の形態1 と異なるフレキシブル配線基板を用いたパッケージla と、前記実施の形態1と同様のFan-inタイプのパ ッケージ2からなり、パッケージ2がパッケージ1aに 実装されて構成されている。

【0051】パッケージ1aは、所定の回路が形成さ 30 れ、表面上に電極11が配置された1つのチップ12の みと、このチップ12が実装され、複数のリード部1 4、および各リード部14に配線パターンを介して接続 される複数のランド部15が形成されたフレキシブル配 線基板16と、チップ12の電極11とフレキシブル配 線基板 16のリード部 14との接続部分を封止する封止 材17と、フレキシブル配線基板16のチップ12に対 応するランド部15に搭載されるボール状の外部端子1 8と、チップ12の裏面と未接続のリード部の封止部分 の裏面とを接着する接着剤19などから構成されてい 【0044】従って、本実施の形態の半導体装置によれ 40 る。フレキシブル配線基板16の表面のチップ12の実 装領域には、エラストマ20が貼り付けられている。

【0052】次に、図9~図12により、本実施の形態 の半導体装置の製造方法の一例を説明する。

[0053]始めに、図9および図10により、図11 を参照しながら、フレキシブル配線基板を用いたパッケ ージの製造方法を説明する。 図9および図10はフレキ シブル配線基板を用いたパッケージの製造方法を示すフ ロー図であり、右側の図は製造方法の各組立工程に対応 する半導体装置を示す断面図を示す。図11はフレキシ 示す平面図である。

【0054】(1)用意工程(ステップS21)

との工程においては、バッケージ1aを構成するチップ 12、フレキシブル配線基板16、封止材17、外部端 子18となる半田ボール、接着剤19、エラストマ20 などを用意する。

【0055】(2)エラストマ貼付工程(ステップS2 2)

との工程においては、フレキシブル配線基板16の表面 のチップ12の実装領域、チップが実装されない領域に 10 い。 エラストマ20を貼り付ける。

【0056】(3)チップ実装工程(ステップS23) この工程においては、チップ12をフレキシブル配線基 板16の実装領域に実装する。

【0057】(4)リードボンディング工程(ステップ S24)

この工程では、チップ12の各電極11をフレキシブル 配線基板16の各リード部14に接続する。

【0058】(5)封止工程(ステップS25)

この工程においては、チップ12の各電極11とフレキ 20 シブル配線基板16の各リード部14との接続部分、チ ップが実装されていない未接続のリード部、すなわちエ ラストマ20の開口部を封止材17により封止する。

【0059】(6)ボール搭載工程(ステップS26) この工程においては、フレキシブル配線基板16のチッ プ12に対応するランド部15に半田ボールを搭載して ボール状の外部端子18とする。このボール搭載工程が 終了したパッケージ1は、たとえば図11に示すような 平面構造となる。

【0060】(7)チップ接着工程(ステップS27) この工程においては、フレキシブル配線基板 1 6 を折り 曲げ、この折り曲げ状態において、チップ12の裏面と チップが実装されていない未接続のリード部の封止材の 裏面とを接着する。これにより、チップ12がフレキシ ブル配線基板16に実装されたパッケージ1aが完成す

【0061】続いて、パッケージ2については、前記実 施の形態1と同様に行われる。

【0062】続いて、図12により、フレキシブル配線 基板を用いたパッケージと、Fan-inタイプのパッ 40 る。 ケージの積層方法を説明する。図12はフレキシブル配 線基板を用いたパッケージと、Fan-inタイプのパ ッケージの積層方法を示す断面図である。

【0063】との積層工程においては、完成したパッケ ージ2をパッケージ1aに重ねて実装し、配線基板25 の外部端子27をフレキシブル配線基板16のチップ1 3に対応するランド部15に接続する。これにより、前 記図8に示すような、外部端子18から全てのチップ1 2.22に電気的に接続された半導体装置が完成する。

は、自在に折り曲げ可能な構造のフレキシブル配線基板 16を用いてパッケージlaを構成し、さらにこのパッ ケージlaと、Fan-inタイプのパッケージ2とを 組み合わせることにより、前記実施の形態1と同様の効 果を得ることができる。

【0065】以上、本発明者によってなされた発明をそ の実施の形態に基づき具体的に説明したが、本発明は前 記実施の形態に限定されるものではなく、その要旨を逸 脱しない範囲で種々変更可能であることはいうまでもな

【0066】たとえば、前記実施の形態においては、セ ンタバッド構造のチップを用いた場合を例に説明した が、周辺パッド構造などのチップを用いる場合について も適用することができる。また、パッケージ構造につい ても、Fan-inタイプに限らず、Fan-outタ イプ、Fan-in/outタイプとすることも可能で ある。

[0067]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0068】(1)自在に折り曲げ可能な構造のフレキ シブル配線基板にチップを実装したパッケージ構造とす ることで、メモリやロジックなどのデバイスの小型化を 実現することが可能となる。さらに、フレキシブル配線 基板を用いたパッケージ構造と、既存のパッケージ構造 とを組み合わせることで、高機能化、大容量化などの機 能向上に対しても小型に抑えることが可能となる。

【0069】(2)前記(1)により、デバイスの小型 30 化が可能となるので、実装基板に実装する際の実装面積 を縮小することが可能となる。さらに、外部端子が少な くなるので、実装基板の回路を単純化することが可能と

【0070】(3)フレキシブル配線基板を用いたパッ ケージ構造と、既存のパッケージ構造との組み合わせに おいて、各パッケージを構成する配線基板や他の構成部 品についても同じものを用いることができるので、既存 の部品を流用して製造することが可能となる。さらに、 製造設備なども既存の設備を活用することが可能とな

【図面の簡単な説明】

【図1】本発明の実施の形態1の半導体装置を示す断面 図である。

【図2】(a), (b)は本発明の実施の形態1の半導 体装置を示す平面図と底面図である。

【図3】本発明の実施の形態1の半導体装置において、 フレキシブル配線基板を用いたパッケージの製造方法を 示すフロー図である。

【図4】本発明の実施の形態1の半導体装置において、 【0064】従って、本実施の形態の半導体装置によれ 50 図3に続く、フレキシブル配線基板を用いたパッケージ の製造方法を示すフロー図である。

【図5】本発明の実施の形態1の半導体装置において、フレキシブル配線基板を用いたパッケージのボール搭載工程後を示す平面図である。

【図6】本発明の実施の形態1の半導体装置において、Fan-inタイプのパッケージの製造方法を示すフロー図である。

【図7】本発明の実施の形態1の半導体装置において、フレキシブル配線基板を用いたパッケージと、Fanーinタイプのパッケージの積層方法を示す断面図である。

【図8】本発明の実施の形態2の半導体装置を示す断面 図である。

【図9】本発明の実施の形態2の半導体装置において、 フレキシブル配線基板を用いたパッケージの製造方法を 示すフロー図である。


【図10】本発明の実施の形態2の半導体装置において、図9に続く、フレキシブル配線基板を用いたパッケージの製造方法を示すフロー図である。

【図11】本発明の実施の形態2の半導体装置において、フレキシブル配線基板を用いたバッケージのボール 搭載工程後を示す平面図である。 *【図12】本発明の実施の形態2の半導体装置において、フレキシブル配線基板を用いたパッケージと、Fan-inタイプのパッケージの積層方法を示す断面図である。


【符号の説明】


- 1. 1a パッケージ
- 11 電極
- 12, 13 チップ
- 14 リード部
- 10 15 ランド部
 - 16 フレキシブル配線基板
 - 17 封止材
 - 18 外部端子
 - 19 接着剤
 - 2 パッケージ
 - 21 電極
 - 22 チップ
 - 23 リード部
 - 24 ランド部
- 20 25 配線基板
 - 26 封止材
 - 27 外部端子

【図1】




【図2】







【図3】




【図4】

BF A







【図9】



【図10】

AST. 10





フロントページの続き

(72)発明者 新津 修 群馬県高崎市西横手町1番地1 日立東部 セミコンダクタ株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.